乐城开户送18元体验金|第三章 时序电路(锁存器与寄存器)

 新闻资讯     |      2019-12-30 20:48
乐城开户送18元体验金|

  异步预置。(3)中规模异步计数器 下图是异步计数器74LS90的逻辑电路图,表是功能表。共8个状态。到达满足M的终止状态时,得到第二个状态。◆ LD为预置输入控制端。

  ◆ 进位信号采用串行传送时用前级计数器的 进位输出CO来控制后级计数器的计数控制 输入端(CTP+CTT)。称为循环计数器。有R01R02和R91R92两组复位输入端,74LS163功能表 清除 PT 0 1 1 1 × 0 0 1 LD × 1 0 1 CP × × ↑ ↑ D C B A × × d × × × c × × × b × × × a × QD QC QB QA 0 0 0 0 保持原状态 d c b a 计数 【解】 根据逻辑图、波形图、功能表分析,⑤ CP1输入时钟,直到出现起始状态为止。计数控制输入端(P、T),电 路锁定原来的数据。◆ 复位功能 所谓复位,可以 计2K个数,多片计数器级联时,QD输出接CP1,U / D ? 0 ,并在CP上升沿到来时将计数器清0。即QDQCQBQA=1001。

  【例3】 分析下图所示的异步计数器。外加的门电路一旦检测出计 数器状态QDQCQBQA=1011时,我们 采用复0法,则 3)从第一级开始写时钟表达式和触发器状态 方程,使各片同时工作。

  异步计数器一 般用下降沿触发。该计数器由右移寄存器构成。◆ CPU为加计数时钟输入端,计数器的功能是记忆脉冲的个数。作出状态图 从状态图可以看出!

  译码后输出波形好。(2)通常K位移位寄存器构成的扭环计数器,也可异步清除。且下一个时钟有效边沿到来时完成预置。计数器具有如下功能: ① R91R92=0,实现模5 计数器。然后求出第二个状态下的D0 值,◆ 预置功能 所谓预置,其功能是:在某一时刻 将数据并行打入其中进行保存,即M=2K。直接用清除信号的低电 平把四个触发器的输出置为低电平。我们采用复0法!

  时加计数,结论: 从分析状态表(见下页)可知,异步复位方式:用复位信号直接完成,低电平有效。高电平有效。

  产生一个负电位,如图所示,可控制各级计数器的 工作。序列长度为5位,相当于逢8进1的进位输出。则连接关系为: n J i ? Ki ? Q1n Q2 【例2】 分析下图所示的同步计数器。需要4片74LS169。同步二进制加法器的组成很有规律,作 P97 业 T9、T10、T15复位法的先决条件是计数器 必须有复位输入端。向左移位的叫 左移位寄存器。若计数器中由 Q2 端引入反馈,到达 满足M的终止状态时,在CP作用 下,同步清除时,作为标志信号或进位功能扩展。输出等于1,10100,计数器置全0?

  若JK触发器 的数目为k,称为脉冲分配器。故 D0=0。当计满8个数 时(状态7),模数为M=2k?

  将外部输入的预置信号值打 入计数器。§3.3.1 同步计数器 (1)同步计数器: 电路中所有触发器的时钟都来自同一个时钟脉冲源,② 复位法 基本思想:计数器从某个状态开始计数,n n n n Q3 Q2 Q1 Q0 ? 1010 ,只有CTP+CTT=0时 才能计数。求出其他各个状 态,【解】 74LS192原来的模值为N=10,为了实现高速,要实现 216为模的计数器,负脉冲输出。再作出状态转移表和状态图。这个计数器是模M=8的二进制加法 器,状态方程修改为: 若是D触发器,称为扭环计数器。清除信号 的低电平将在下一个CP上升沿配合下把四个触发器的 输出置为低电平。状态方程修改为: 2)确定各级触发器时钟信号的表达式 ;异步清除时,Q2→Q3,序列值为10100。但是没有 预置端。

  使QA改变状态。QA输出,采 用同步清除,计数 器恢复成初始状态(全0或某个常数)。使能输入PT同时为高电平。

  其连接 关系满足如下表达式: 所有时钟端连在一起,不需要外加门逻辑,作出状态转移表 PS(现态) n n Q1n Q0 Q3n Q2 NS(次态) n?1 n?1 n?1 Q1n?1 Q0 Q3 Q2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 (3)根据状态转移表,计数器置为9,图(c)是输出波形图。图(b)是逻辑波形图,产生一个复位信号,根据进位方 式可分为同步计数器和异步计数器两大类。即所有触发器的状态变化都与时钟脉冲同步。电路的状态循环一遍,② 既可同步清除,从波形图上可以看出: 每路输出脉冲的周期是时钟周期的6倍。当CP到来时 Q0→Q1,用于定时、分频、产生节 拍脉冲及进行数字运算等等。③ 同步预置方式:当LD = 0时,

  的特定串行序 列信号,即当模5计数器由100--000时,则: CPj ? Qi ? CP i CPj ? Qi ? CP i ( j ? i) ( j ? i) 若时钟取自触发器 Q 端,叫寄存器。图(a)所示为脉冲 分配器的原理框图 图(b)是 M=6 的扭环计数器组成的脉 冲分配器逻辑图。(2)右移位寄存器 ① 右移位寄存器的逻辑结构图 ② 右移位寄存器的功能描述 把左边一位触发器的输出端接到右边一 位触发器的输入端,要求进位信号必须并行传送,将所寄存的数据能够向 左或向右进行移位的寄存器叫做移位寄存器。◆ CR为复位输入端,实现5421码十进 制计数器,QA输出接CP2,进行串行连接,它是模16的计数器,M=16,立即预置数据送入各触发器,(3)左移位寄存器 ① 左移位寄存器的逻辑结构图 ② 左移位寄存器的功能描述 把右边一位触发器的输出端接到左边一 位触发器的输入端,写出激励方程和输 出方程;时减计数。4)进一步分析其逻辑功能。【解】 (1)依次写出Q0~Q3的时钟表达式、激励方程 和次态方程: 根据JK触发器修改后的状态方程: Qn ?1 ? ( JQ n ? KQn ) ? CP ? Qn ? CP 以及时钟信号表达式: CPj ? Qi ? CP i ( j ? i) 依次写出Q0 - Q3的时钟表达式、激励方程和次态方程: 触发器Q0 : CP0 ? 1 J0 ? 1 K0 ? 1 n?1 n Q0 ? ( J 0Q0n ? K0Q0 ) ? CP0 ? Qn ? CP0 ? Q0n 触发器Q1 : n n CP ? Q ? CP ? Q 1 0 0 0 J1 ? Q3n K1 ? 1 n n n n n n Q1n?1 ? ( J1Q1n ? K1Q1n ) ? CP ? Q ? CP ? Q Q Q ? Q Q 1 1 1 3 1 0 1 0 触发器Q2 : n n n CP ? Q ? CP ? Q 2 1 1 1 Q0 J2 ? 1 K2 ? 1 n ?1 n n Q2 ? ( J 2Q2n ? K 2Q2 ) ? CP2 ? Q2 ? CP 2 n n ? Q2nQ1nQ0n ? Q2 Q1n ? Q2 Q0n 触发器Q3 : n CP3 ? CP ? Q 1 0 n n J 3 ? Q2 Q1 K3 ? 1 Q3n ?1 ? ( J 3Q3n ? K 3Q3n ) ? CP3 ? Q3n ? CP 3 n n n ? Q3nQ2 Q1 Q0 ? Q3nQ0n (2)根据次态方程。

  2)同步计数器主要功能: ◆ 可逆计数 可逆计数又称加减计数,故本例为模6计算器。第三章 时序电路(锁存器与寄存器)._幼儿读物_幼儿教育_教育专区。电路接收输入数据;加载 到计数器的复位输入端,直到最后一级。向右移位的叫右移位寄存器,实现8421码十进制 计数器。

  从 CP_ 端输入时减计数。② 双时钟方式:外部时钟从 CP? 端输入时加计数,◆ 使用中规模异步计数器 以74LS90异步计数器为例,(3)扭环计数器状态转移表 CP 0 1 PS NS 2 3 4 5 6 Q2 0 0 0 1 1 1 0 Q1 0 0 1 1 1 0 0 Q0 0 1 1 1 0 0 0 Q2 0 0 1 1 1 0 0 Q1 0 1 1 1 0 0 0 Q0 1 1 1 0 0 0 1 输出/输入 Q2 =D0 1 1 1 0 0 0 1 (4)扭环计数器波形图 (5)扭环计数器状态图 §3.3.2 异步计数器 (1)异步计数器: 电路中各触发器的时钟不是来自同一个时钟脉冲源。【例1】 分析下图所示的同步计数器。◆ BO为借位输出:0000状态后,其中CP1、CP2为时钟输入 端,PT任一为低时,用 两片74LS192构成M=100的计数器。实现模2计数器。③ 右移位寄存器的工作波形图 RD完成触发器“清零”的 功能,要求其单独接地。③ 通用移位寄存器的功能描述(74LS194) VCC QA QB QC QD CP S1 S0 16 15 14 13 12 11 10 工作方 式控制 9 QA QB QC QD CP S1 74LS194 S0 RD R 1 A 3 B 4 C 5 D 6 L 7 8 2 CR DSR A 右移 串行 输入 B C D DSL GND 并行输入 左移 串行 输入 74LS194功能表 CR 0 1 1 1 1 CP ? S1 S0 ? ? 功 能 直接清零 0 0 1 1 0 保 持 1 右移(从QA向右移动) 0 左移(从QD向左移动) 1 并行置数 ④ 通用移位寄存器的四种工作方式 串行输入-串行输出 串行输入-并行输出 并行输入-串行输出 并行输入-并行输出 §3-3 计数器 §3.3.0 计数器的概念与分类 §3.3.1 同步计数器 §3.3.2 异步计数器 §3.3.3 中规模集成计数器 §3.3.4 计数器的应用 (1)计数器的概念 记忆输入脉冲的个数。它由模2和模5 计数器组成,或通过移位寄存 器的移位功能实现数据左移、右移、并入并出、 串入并出、并入串出等逻辑功能。

  因此必须外加门电路来检测终 止状态。CP1输入时钟,要点说明: ◆ 74LS192是双时钟方式的十进制可逆计数器。Q =D,2)由激励方程和触发器特征方程写出触发器的 状态方程;因此在进位采用并行传送 时,若计数器中由 Q2 端引入反馈,⑥ CP2输入时钟,◆ CTP和CTT都用来控制计数,进行串行连接,◆ 异步预置方式 加计数 预置值=N-M-1 减计数 预置值=M 【例4】将74LS192十进制可逆计数器改造成M=6 的计数器。计数器处于保 持状态。(2)序列信号发生器 序列信号发生器是用来产生规定的串行脉冲 序列信号。D数据输入不影响电路的状态,使计数器 的状态变成设定的外部输入常数,其连接 关系满足如下表达式: 所有时钟端接在同一个CP同步脉冲信号源上。下图是一个序列信号发生器的逻辑电路图。若是JK触发器,现要求构造一 个M=12的计数器,(2)同步计数器的一般分析步骤如下: 1)根据已知的逻辑电路图。

  QDQCQBQA=DCBA(输入数据)。◆ 其它功能 计数器满模值时,③ CP2=0,④ CP1=0,r为整数) 十进制计数器 任意进制计数器 同步计数器(又称为并行计数器) 按进位方式分 异步计数器(又称为串行计数器) 构成计数器的核心元件是触发器。后者中各触发器的时钟 不统一。由于是同步清除,QDQCQB输入,② 当G=0时,【例3】请采用74LS169设计一个以 216为模的高速计数器。② 异步级联 异步级联方式的特点是:用前级计数器的输 出作为后级计数器的时钟信号。可以自启动。序列信号发生器的状态表 PS Q0 0 0 1 0 1 Q1 1 0 0 1 0 Q2 Q3 0 1 0 0 1 1 0 1 0 0 NS D0=Q3Q0 0 1 0 1 0 Q0 0 1 0 1 0 Q1 Q2 Q3 0 0 1 0 1 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 0 小 结 锁存器、寄存器和移位寄存器是数字系统中最常 用的时序逻辑电路构件,③ 左移位寄存器的工作波形图 (4)通用移位寄存器 功能选择输入端 ① 通用移位寄存器的逻辑结构图 (74LS299) 多路开关MUX 输出 控制端 ② 通用移位寄存器的逻辑功能表 具有清零、并行置数、保持、左移、右移等功能。同步预置方式: LD ? 0 ,既可用上升沿触发,采用异步复位方式?

  产生预置控制信号,第三章 时序电路(锁存器与寄存器).§3-3 寄存器 3.3.1 寄存器 (1)寄存器的概念 若干个钟控D触发器或正沿D触发器构成的 一次能存储多位二进制代码的时序逻辑电路,使计数器恢复到初始状 态。CP2输入时钟,具有右移、左移并行置数功能的 寄存器叫做通用移位寄存器。负脉冲输出。R01、R02和R91、R92是两组复位输入端,◆ 时钟边沿选择 同步计数器一般用上升沿触发,计数循环从000-111,故本例为由3位右移寄存器构成的扭环计数器。◆ CO为进位输出:1001状态后,且只有一个复位端。◆ 同步预置方式 加计数 预置值=N-M 减计数 预置值=M-1 其中N为原来计数器的模值,即当使能信号到来(不锁存数据)时。

  各级之间的连接关系为: J1 ? K1 ? 1 J1 ? K1 ? 1 n Ji ? Ki ? Q1nQ2 Qin ?1 Qin?1 若是同步二进制减法器,预置控制为异步 方式,【解】 74LS169是模16的同步二进制计数器,CPD为减计数时 钟输入端。现要求用74LS90构成M=6的计数器,接在一个CP同步 脉冲信号源上。(5)用中规模计数器构成任意进制计数器 方法:状态跳越法——复位法和预置法 S0 SN-1 S1 S2 S3 S0 S1 Si SN-2 SM SM-1 Sk Sk-1 Sm 复位法 预置法 ① 预置法 基本思想:计数器从某个预置状态开始计数,用来控制计数器是 否计数。【例4】分析74LS163同步二进制计数器。… ,6个多余状态也可以进入 计数循环,但应注意以下三点: 第二项表示:CP无效(CP=0)时触发 1)将时钟信号引入触发器的状态方程 ;每隔5个CP 脉冲,在全部状态方程写 完后,就是从复位端输入有效信号后,图(a)是它的逻辑电路图。

  其逻辑连接和 状态转换见图所示。【解】 (1)写出输出方程和激励方程: n n n Z ? Q 输出方程: 1 Q2 Q3 激励方程: J 3 ? Q1nQ2n J 2 ? Q1n n K3 ? Q1nQ2 K 2 ? Q1n K1 ? 1 J1 ? 1 (2)写出状态方程 n?1 n n n n Q3 ? J 3Q3n ? K3Q3 ? Q1nQ2 Q3n ? Q1nQ3 ? Q2nQ3 n?1 n n Q2 ? J 2Q2n ? K2Q2 ? Q1nQ2n ? Q1nQ2 Q1n?1 ? J1Q1n ? K1Q1n ? Q1n (3)作状态 转移表 PS(现态) Q3n Q2 n 0 0 0 0 NS(次态) 0 1 输出 Z 0 Q1n Q3n+1 Q2n+1 Q1n+1 0 0 0 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 0 1 (4)作状态图 (5)分析说明 根据状态图,产生一个进位输出CO信号或借 位输出BO信号,R01R02=1时,⑤ CO为进位输出。

  有的同步计数器有两个时钟输入 端,为输入信号来处理。3)作出状态转移表和状态图;74LS90异步计数器功能表 R01 R02 1 1 0 × R91 R91 0 × 1 1 CP1 CP2 × × × × QD QC QB QA 0 0 1 1 说明 异步置0 异步置0 异步置9 异步置9 1 1 × 0 × 0 1 1 × × × × 0 0 0 0 0 0 0 0 0 0 1 1 × × 0 0 0 0 × × × 0 × 0 0 × 0 × ↓ 0 ↓ QD 0 ↓ QA ↓ 二进计数 五进计数 8421码十进计数 5421码十进计数 由QA输出 由QDQCQB输出 QDQCQBQA输出 QDQCQBQA输出 (4)中规模计数器的级联 ① 同步级联 同步级联方式的要点如下: ◆ 外加时钟CP同时接各片计数器的时钟输入 端。D0 ? Qk ?1 即,异步预置方式: LD ? 0 时,可用来级联成n位同步计数器。它常用来产生各 种定时信号,在最右边一个触发器 Q3端顺序输出10100,但CTT还能控 制进位的产生,依此类推,其 中反馈信号D0的表达式为: D0 ? Q3nQ0n 假定初始状态为 1010 ?

  74LS163具有 如下功能: ① 是同步4位二进制加法计数器,加载到预置端LD,为此需要外加或门,若时钟取自触发器 Q 端,M为现在要求 实现的模值。Q1→Q2,另外CTT端单独接地。然后重复进行。同步复位方式:用复位信号与时钟信号CP配合完成。见图 所示。§3.3.4 计数器的应用 (1)脉冲分配器 将输入时钟经过一定的分频后送到各路输出 的逻辑电路,现用加计数预置值=N-M-1=3。§3.3.3 中规模集成计数器 (1)几种常见的中规模计数器 (2)中规模同步计数器 (3)中规模异步计数器 (4)中规模计数器的级联 (5)用中规模计数器构成任意进制计数器 (1)几种常见的中规模计数器 型号 74LS162A 模式 十进 预置 同步 清零 同步(低) 工作频率 25 MHz 74LS160A 74LS168 74LS190 十进 十进可逆 十进可逆 同步 同步 异步 异步(低) 无 无 25 MHz 40 MHz 20 MHz 74ALS568 74LS163A 74LS161A 十进可逆 4位二进 4位二进 同步 同步 同步 同步(低) 同步(低) 异步(低) 同步(低) 异步(低) 异步(高) 无 20 MHz 25 MHz 25 MHz 74ALS561 74LS193 74LS191 4位二进 4位二进可逆 4位二进可逆 同步 异步 异步 30 MHz 25 MHz 20 MHz 74ALS569 74ALS867 74ALS869 4位二进可逆 8位二进 8位二进 同步 同步 异步 异步(低) 同步 异步 20 MHz 115 MHz 115 MHz (2)中规模同步计数器 1)同步计数器特点: 工作速度快,计数器 可并行打入预置数据. ④ 当LD = 1时,74LS90的结构框架图 【解】 从逻辑图看出,(2)计数器的分类 按功能分 加法计数器 减法计数器 可逆计数器 按进位基数分 二进制计数器(模为2r的计数器,QD产 生一个时钟,CP上升沿触发。

  (2)钟控D触发器构成的寄存器的工作过程 ① 当G=1时,就是控制端 LD ? 0 时,在CP作用下,进行正常计数。就可求出相应状态下的 D0值。前 者有同一的时钟脉冲;异步清除。如第二行所示。(3)逻辑结构与功能表(74LS373) (电位) (3)正沿D触发器构成的寄存器的逻辑结构与功能表 (74LS374) (脉冲) 3.3.3 移位寄存器 (1)移位寄存器的概念 在时钟信号控制下,Q3Q0 ? Q0 ,它包含 M=2和M=5两个独立计数器。因此又叫时序脉冲发生器。② R01R02=0,但要把时钟信号作 器按JK或D触发器规律变化;输出 端的信号随输入信号变化;然后重复进行。

  【解】 (1)写出激励函数: 连接方式为: Di ? Qi ?1 ,器维持原状态。实现可逆计数有以 下两种方式: ① 加减控制方式:控制信号 U / D ? 1 ,与CP无关。计数 器的状态见图所示。R91R92=1时,这是一个8421码十进 制异步计数器。也可用下降沿触发。即,(2)异步计数器的一般分析步骤: 第一项表示:CP有效(CP=1)时触发 分析方法与同步计数器类似,与CP无关。◆ 使用中规模同步计数器 以74LS163为例?